SDRAM read

sieht unspektakulär aus … aber hier der Inhalt vom SDRAM
als 8bit Graustufenbild.

hdmi_sdram

Initialisierung, Refresh und Read vom SDRam scheinen also ok zu sein.
VHDL ist nicht gerade meine stärke …da wird man zum schluß bestimmt
noch einiges optimieren können.

Im Moment habe ich zwei buffer für je eine komplette Zeile Pixeldaten.
Wären die Daten vom SDRAM in eine Zeile kopiert werden,
kann das HDMI-Modul die andere Zeile am Screen darstellen.

Am ende vom Bild wird der refresh vom SDRAM gemacht
bei 60Hz also alle 16ms (wobei 64ms eigentlich ausreichen würden)

Dieser Beitrag wurde unter FPGA-BOARD abgelegt und mit , verschlagwortet. Setze ein Lesezeichen auf den Permalink.

Hinterlasse eine Antwort

Deine E-Mail-Adresse wird nicht veröffentlicht. Erforderliche Felder sind markiert *


− sechs = null

Du kannst folgende HTML-Tags benutzen: <a href="" title=""> <abbr title=""> <acronym title=""> <b> <blockquote cite=""> <cite> <code> <del datetime=""> <em> <i> <q cite=""> <strike> <strong>